Lattice Semiconductor a annoncé la famille Lattice MachXO5To?-NX de FPGA de contrôle de système avancés conçus pour répondre aux défis des clients liés à la complexité croissante de la conception de la gestion des systèmes. Derniers FPGA basse consommation basés sur la plate-forme Lattice Nexuso ?, les FPGA MachXO5T-NX disposent d'une connectivité avancée avec PCIe® ?, de ressources logiques et mémorielles accrues et d'une sécurité renforcée.

Associés à une efficacité énergétique, une taille et une fiabilité de premier ordre, ces nouveaux FPGA basse consommation apportent le leadership de longue date de Lattice en matière de FPGA de contrôle à un ensemble plus large de conceptions et d'applications de fonctions de contrôle pour les réseaux d'entreprise, la vision industrielle et l'IoT industriel. Les principales caractéristiques et performances du nouveau FPG basse consommation Lattice MachXO 5T-NX sont les suivantes : FPGA de contrôle avec PCIe ; Doté d'interfaces PCIe Gen 2 durcies entre le processeur hôte et le FPGA de contrôle. Ressources logiques et mémoire accrues ; Jusqu'à 3,4 fois plus de mémoire intégrée (7,2 Mo) que les FPGA concurrents de classe similaire, minimisant ainsi le besoin de mémoire externe ; Jusqu'à 100 fois plus de mémoire flash utilisateur dédiée (57 Mo) que les FPG concurrents de classe similaire pour stocker les données et paramètres critiques ; Taux d'erreur soft jusqu'à 100 fois inférieur à celui des FPGA concurrents de classe similaire, améliorant ainsi la fiabilité du système pour les applications critiques en matière de sécurité ; E/S programmables robustes ; Relevez les défis posés par les CPU et SoC modernes qui ne disposent pas du support de signalisation d'E/S robuste de 3.3 V nécessaire pour communiquer avec de nombreux autres dispositifs dans le système ; jusqu'à 291 E/S d'usage général prenant en charge la configuration précoce des E/S et offrant des fonctions supplémentaires telles que SGMII à 1,25 Gbps, pull-down par défaut, hot socketing et vitesse de balayage programmable pour une conception simplifiée de la carte ; sécurité de pointe ; multi-boot sur la puce avec cryptage du flux binaire (AES256) et authentification (ECC256).

Capacités de sécurité en temps utile non disponibles actuellement dans les FPGA concurrents d'une classe similaire.