Cadence Design Systems, Inc. a annoncé une nouvelle solution de vérification de la DRAM, permettant aux clients de tester et d'optimiser les conceptions de systèmes sur puce pour les centres de données, les applications grand public, mobiles et automobiles. En utilisant la solution complète de vérification de la DRAM, qui offre un débit de vérification jusqu'à 10 fois supérieur, les clients peuvent rapidement et efficacement effectuer la vérification de l'IP au niveau du SoC des conceptions avancées avec plusieurs interfaces DDR. Les conceptions de SoC modernes s'appuient sur des technologies de mémoire avancées, telles que LPDDR5x, DDR5, HBM3 et GDDR6, qui nécessitent une vérification rigoureuse aux niveaux PHY et IP pour garantir la conformité à la norme JEDEC, ainsi qu'une vérification au niveau du SoC pour répondre aux définitions de performances du système spécifiques à l'application et aux exigences de cohérence des données et du cache. La nouvelle solution de vérification de la DRAM permet une vérification au niveau de l'IP par le biais des VIP PHY de Cadence et des modèles de mémoire avec un chemin direct et transparent vers la vérification au niveau du SoC avec la solution System VIP de Cadence, y compris l'analyseur de performance du système, les bibliothèques de trafic du système et le tableau d'affichage du système, tous avec une intégration et un contenu intégrés pour les interfaces DRAM, permettant une vérification rapide et efficace des sous-systèmes de mémoire et du SoC pour les environnements de simulation et d'émulation. La solution comprend également la technologie TripleCheck de Cadence, qui fournit aux utilisateurs un plan de vérification lié à une spécification, notamment JEDEC, DFI et PHY, des modèles de couverture complets et une suite de tests pour garantir la conformité à la spécification de l'interface. La nouvelle solution de vérification des DRAM fait partie du flux complet de vérification de Cadence, qui comprend l'émulation Palladium Z2, le prototypage Protium X2, la simulation Xcelium, la plate-forme de vérification formelle Jasper, le studio virtuel et hybride Helium et la plate-forme de gestion de la vérification vManager. Le flux complet de vérification de Cadence offre un débit de vérification plus élevé de bogues par dollar investi par jour. La solution de vérification de DRAM et le flux complet de vérification soutiennent la stratégie de conception de systèmes intelligents de l'entreprise, permettant l'excellence de la conception de SoC.