Andes Technology Corporation a annoncé qu'une version mise à jour de la puissante technologie Andes Custom Extension (ACE) supporte désormais les processeurs AndesCore de la série 45 : le N45/D45/NX45/A45/AX45 à cœur unique et le A45MP/AX45MP à cœur multiple. En outre, les fonctions ACE avancées ACE-RVV et Andes Streaming Port fonctionneront avec le processeur AndesCore AX45MPV, qui est le dernier membre des processeurs de la série 45 avec une unité de traitement vectoriel (VPU) jusqu'à 1024 bits. Avec un pipeline superscalaire en ordre, à 8 étapes et à double émission, les processeurs AndesCore de la série 45 proposent de solides performances de traitement pour les entreprises afin de développer des solutions hautes performances pour un large éventail d'applications dans la 5G, l'automobile, l'AIoT, etc.

Comme les processeurs AndesCoreo des séries 25 et 27, les processeurs de la série 45 fonctionnent désormais avec Andes Custom Extensiono (ACE) pour réaliser des conceptions d'architecture spécifiques à un domaine avec prise en charge d'instructions personnalisées. Grâce au cadre ACE, les concepteurs de circuits intégrés peuvent concevoir des instructions personnalisées et la logique personnalisée correspondante pour étendre les processeurs AndesCoreo. Le COPILOT d'Andes est un ensemble d'outils puissants permettant de générer tous les composants nécessaires, y compris les fonctions intrinsèques, le module RTL du processeur et le support du simulateur, du débogueur et des outils de compilation pour prendre en charge les instructions personnalisées.

Les concepteurs écrivent un script ACE pour décrire la sémantique de l'instruction et un code RTL Verilog concis pour décrire la logique personnalisée. Ces codes sont ensuite introduits dans le COPILOT pour générer toutes les sorties. La nouvelle version COPILOT v6 permet aux concepteurs d'accéder aux fonctions améliorées d'ACE, telles que le pipelining ACE, le traitement en arrière-plan et les fonctions de regroupement.

Dans le moteur ACE en pipeline, de nombreuses instructions ACE sont traitées simultanément à différents stades. Une instruction peut terminer chaque cycle lorsqu'il n'y a pas de dépendance vis-à-vis des ressources et des données. Le pipelining ACE propose ainsi une augmentation significative des performances.

L'exécution des instructions ACE en arrière-plan découple leur exécution du pipeline du processeur. Cela permet au pipeline du processeur de continuer à exécuter les instructions plus récentes, y compris les instructions ACE, sans attendre l'achèvement des instructions ACE plus anciennes. Il en résulte une amélioration des performances globales, en particulier lorsqu'il existe des instructions ACE à longue latence.

Les fonctions de regroupement permettent de spécifier une ou plusieurs instructions en tant que groupe d'instructions, groupe de synchronisation ou groupe d'état. Les instructions ACE de différents groupes d'instructions peuvent être exécutées simultanément afin d'améliorer les performances globales de l'exécution ACE. Pour améliorer encore la flexibilité de la conception d'instructions personnalisées, le dernier COPILOT a un support spécial pour les SoC avec FPGA intégré, où un ou plusieurs cœurs de la série 45 sont renforcés pour se connecter via des interfaces ACE au FPGA intégré, qui est prêt pour des extensions personnalisées post-silicium.

COPILOT peut générer une logique de croisement de domaines d'horloge pour la partie renforcée de la puce. L'architecture FPGA embarquée permet de modifier les instructions personnalisées dans n'importe quel but, comme la résolution de problèmes de conception ou l'ajout d'instructions plus innovantes.